随着大数据、人工智能、机器学习、边缘计算等应用领域快速发展，FPGA市场规模在不断显著增长的同时，亦面临着市场对现场可编程逻辑阵列（FPGA）在性能等方面提出更高的要求，FPGA企业亦不断推陈出新以应对新挑战。
5月21日，FPGA芯片及IP企业Achronix正式发布其全新FPGA系列产品——Speedster7t，以满足人工智能/机器学习（AI/ML）和高带宽数据加速应用日益增长的需求，Achronix公司总裁兼首席执行官Robert Blake、亚太区总经理罗炜亮等亦现身深圳介绍其新产品。
Achronix公司总裁兼首席执行官Robert Blake
全新“FPGA+”——Speedster7t
资料显示，Achronix成立于2004年，总部位于美国，是一家提供FPGA解决方案和支持性设计工具的企业，不仅提供独立FPGA芯片，还提供Speedcore嵌入式FPGA（eFPGA）IP。
发布会上，Robert Blake介绍称，Achronix的Speedster7t FPGA基于一个全新的架构，兼备FPGA的灵活性与ASIC的性能，显著优于传统的FPGA解决方案，因此Achronix亦将这一全新的芯片品类称之为“FPGA+”。
Speedster7t主要面向人工智能/机器学习（AI/ML）和高带宽数据加速应用领域，并针对这些领域进行了优化。
Robert Blake指出，随着AI/ML等应用市场的日益发展，AI算法不断演进、数值精度选择更加多样，高带宽数据加速对架构提出了具备高效计算力、高效大带宽的数据运送能力以及高效丰富的存储缓存能力等要求，需要提供一个最高能效比的广适应平台，Speedster7t则可满足。
Achronix Speedster7t FPGA基于台积电的7nm FinFET工艺，高带宽GDDR6接口，400G以太网和PCI Express Gen5端口，所有单元都相互连接以提供AISC级带宽，并保留FPGA的完全可编程性。据Robert Blake介绍，Speedster7t拥有一个全新二维片上网络（2D NoC）和一个高密度全新机器学习处理器（MLP）模块阵列。
MLP高度优化计算性能
在Robert Blake看来，全新的机器学习处理器（MLP）是Speedster7t最为核心并区别于他FPGA产品的地方。
据其介绍，Speedster7t的MLP是高度可配置的计算密集型的单元模块，具有32个乘法器/累加器（MAC），支持4~24位的整数格式和各种浮点模式，包括对Tensorflow的16位格式的本机支持以及高效的块浮点格式，可显着提高性能。
MLP与嵌入式存储器模块紧密相邻，通过消除传统设计中与FPGA布线相关的延迟，确保机器学习算法能够以750 MHz的最高性能运行。这种高密度计算和高性能数据传输的结合使得处理器结构能够提供基于FPGA的最高可用于计算能力以每秒万亿次运算数量为单位（TOps，tera-operations）。
Robert Blake指出，随着AI/ML的算法不断更新变化，传统FPGA采用的DSP架构已不适合用来进行AI/ML的运算，存在效率低、性能受限等现象，Speedster7t全新的MLP架构可实现速度更快、功耗更低、功率更高。
NOC实现高效数据移动
Speedster7t另一个创新性在于其包含一个高带宽二维片上网络（NOC），以实现高带宽加速应用所需的更快数据传输速率，设计更简单、成本和功耗更低。
Robert Blake介绍称，Speedster7t NOC纵横跨越FPGA逻辑阵列，连接所有FPGA的高速数据和存储器接口，作用类似于在FPGA可编程逻辑结构上运行的高速公路网络，可实现高效的数据移动。在他看来，Speedster7t NOC相较于其他企业的同类产品在速度上可能要快10倍。
Speedster7t NOC支持片上处理引擎间所需的高带宽通信，其中每一行或每一列都可作为两个256位实现，单向的、行业标准的AXI通道，工作频率为2Ghz，同时可为每个方向提供512Gbps的数据流量。
Speedster NOC极大简化了高速数据移动，确保数据流可轻松定向到整个FPGA结构中的任何自定义处理引擎，不需使用任何FPGA内部资源。NOC还消除了传统FPGA使用可编程路由和逻辑查找表资源在整个FPGA中移动数据流中出现的拥塞和性能瓶颈，不仅可提高总带宽容量，还能在降低功耗的同时提高有效LUT容量。
高带宽、高防护
Robert Blake表示，除了MLP、NOC两大创新外，Speedster7t FPGA在带宽、安全防护等方面也表现出色。
据其介绍，Speedster7t FPGA是当前唯一支持GDDR6存储器的FPGA，GDDR6是目前具有最高带宽的外部存储器件，每个GDDR6存储控制器能支持512Gbps的带宽。Speedster7t FPGA器件中含多达8个GDDR6控制器，可支持4 Tbps的GDDR6累加带宽，并以很小的成本可提供与基于HBM的FPGA等效存储带宽。
Robert Blake表示，相较于基于HBM的FPGA，采用GDDR6的FPGA方案成本更低、更灵活。
此外，Speedster7t FPGA还有高性能的接口端口支持极高带宽的数据流。Speedster7t FPGA器件拥有72个高性能SerDes，速度可达1~112 GBps，并带有前向纠错（FEC）的硬件400G以太网MAC，支持4x100G和8x50G的配置，每个控制器有8或16个通道的硬件PCI Express Gen5控制器。
在安全防护方面，Speedster7t FPGA可用比特流安全保护功能应对第三方攻击，多层防御以可保护比特流的保密性和完整性。密钥基于防篡改物理不可克隆技术（PUF）进行加密，比特流由256位的AES-GCM加密算法进行加密和验证。
为防止来自旁侧信道的攻击，比特流被分段，每个数据段使用单独到处的密钥，且解密硬件采用差分功率分析（DPA）计数器措施。此外，2084位RSA公钥认证协议被用来激活解密和认证硬件。
今年Q4提供开发板
作为FPGA芯片及FPGA IP企业，Achronix在Speedcore eFPGA IP中采用了与Speedster 7t FPGA中使用同一种技术，可支持从Speedster7t FPGA到ASIC的无缝转换。
对ASIC的转换而言，固定功能可被固化到ASIC结构中，从而减小芯片面积、成本和功耗。
当使用Speedcor eFPGA IP将Speedster7t FPGA转换为ASIC，客户有望节省50%的功耗，并降低90%的成本。
供货方面，Speedster7t FPGA器件的大小范围为从363K至2.6M的6输入查找表（LUT），现已可提供支持所有Achronix产品的ACE设计工具，可支持包括Speedcore eFPGA和Speedchip FPGA多晶粒封装芯片（Chipset）。
Robert Blake透露，第一批用于评估的器件和开发板将于2019年第四季度提供。