标签：半导体封装

晶圆代工龙头台积电7纳米制程接单满载到年底，受惠于苹果、赛灵思（Xilinx）、博通（Broadcom）、超微（AMD）、联发科等大客户订单涌入，包括InFO（整合型扇出封装）及CoWoS（基板上晶圆上芯片封装）等先进封装产能利用率同样全线满载，可望带动下半年业绩续创历年同期新高纪录。

■ SoIC及WoW试产成功

此外，看好未来5G、人工智能（AI）、高效能运算（HPC）等新应用，芯片设计走向异质整合及系统化设计，台积电扩大先进封装技术研发，采用硅中介层（Si Interposer）或小芯片（Chiplet）等方法，将存储器及逻辑芯片紧密集成。同时，台积电顺利试产7纳米系统整合芯片（SoIC）及16纳米晶圆堆叠晶圆（WoW）等3D IC封装制程，预期2021年之后进入量产。

台积电WLSI（晶圆级系统整合）技术平台整合了晶圆制程及产能核心竞争力，透过封装技术满足客户在系统级与封装上的需求。让客户能利用台积电晶圆到封装整合服务，在最佳上市时间推出高竞争力产品。

台积电持续看到CoWoS在AI/HPC应用上的高度成长，去年完成搭载7纳米逻辑IC及第二代高频宽存储器（HBM 2）的CoWoS封装量产，包括超微、英伟达（NVIDIA）、博通、赛灵思等均是主要客户。台积电藉由高制造良率、更大硅中介层与封装尺寸能力的增强、以及功能丰富的硅中介层，例如内含嵌入式电容器的硅中介层，使得台积电在CoWoS技术上的领先地位得以更加强化。

■ InFO及CoWoS接单满载

另外，在InFO封装部份，除了替苹果代工搭载7纳米A12应用处理器及行动式DRAM的InFO-PoP Gen-3（第三代整合型扇出层叠封装），亦完成能整合多颗16纳米逻辑芯片的InFO_oS（整合型扇出暨封装基板）量产，联发科旗下擎发已采用该制程量产。再者，台积电推出InFO_MS（整合型扇出暨存储器及基板）先进封装技术并获赛灵思采用。

台积电今年已完成第四代InFO-PoP Gen-4认证及进入量产，能提高散热性能及整合各种DRAM，法人预期苹果A13处理器将采用，在未来发展上，新一代整合式被动元件（IPD）提供高密度电容器和低有效串联电感（ESL）以增强电性，已通过InFO-PoP认证，可满足5G及AI相关应用。台积电看好5G毫米波（mmWave）发展开发InFO-AIP（整合型扇出压线封装），将射频芯片及毫米波天线整合于一个封装中，未来还能应用在技术快速演进的汽车雷达及自驾车上。

近日，全球第二大晶圆代工厂格芯（GlobalFoundries）宣布，采用12nm FinFET工艺，成功流片了基于ARM架构的高性能3D封装芯片。这意味着格芯亦投身于3D封装领域，将与英特尔、台积电等公司一道竞争异构计算时代的技术主动权。

放弃7nm 格芯转攻3D封装

据报道，格芯携手ARM公司验证了3D设计测试（DFT）方法，可以在芯片上集成多种节点技术，优化逻辑电路、内存带宽和射频性能，可向用户提供更多差异化的解决方案。格芯平台首席技术专家John Pellerin表示：“在大数据与认知计算时代，先进封装的作用远甚以往。AI的使用与高吞吐量节能互连的需求，正通过先进封装技术推动加速器的增长。”

随着运算的复杂化，异构计算大行其道，更多不同类型的芯片需要被集成在一起，而依靠缩小线宽的办法已经无法同时满足性能、功耗、面积以及信号传输速度等多方面的要求。在此情况下，越来越多的半导体厂商开始把注意力放在系统集成层面，通过封装技术寻求解决方案。这使得3D封装成为当前国际上几大主流半导体晶圆制造厂商重点发展的技术。

虽然格芯在去年宣布放弃继续在7nm以及更加先进的制造工艺方向的研发，但这并不意味着其在新技术上再也无所作为。此次在3D封装技术上的发力，正是格芯在大趋势下所做出的努力，其新开发的3D封装解决方案不仅可为IC设计公司提供异构逻辑和逻辑/内存集成途径，还可以优化生产节点制造，从而实现更低延迟、更高带宽和更小特征尺寸。

3D封装成半导体巨头发展重点

同为半导体巨头的英特尔、台积电在3D封装上投入更早，投入的精力也更大。去年年底，英特尔在其“架构日”上首次推出全球第一款3D封装技术Foveros，在此后不久召开的CES2019大展上展出了采用Foveros技术封装而成的Lakefield芯片。根据英特尔的介绍，该项技术的最大特点是可以在逻辑芯片上垂直堆叠另外一颗逻辑芯片，实现了真正意义上的3D堆叠。

而在日前召开的SEMICON West大会上，英特尔再次推出了一项新的封装技术Co-EMIB。这是一个将EMIB和Foveros技术相结合的创新应用。它能够让两个或多个Foveros元件互连，并且基本达到单芯片的性能水准。设计人员也能够利用Co-EMIB技术实现高带宽和低功耗的连接模拟器、内存和其他模块。

台积电在3D封装上的投入也很早。业界有一种说法，正是因为台积电对先进封装技术的重视，才使其在与三星的竞争中占得优势，获得了苹果的订单。无论这个说法是否为真，封装技术在台积电技术版图中的重要性已越来越突出。

在日前举办的2019中国技术论坛（TSMC2019 Technology Symposium）上，台积电集中展示了从CoWoS、InFO的2.5D封装到SoIC的3D封装技术。CoWoS和InFO采用硅中介层把芯片封装到硅载片上，并使用硅载片上的高密度走线进行互连，从而实现亚3D级别的芯片堆叠效果。SoIC则是台积电主推的3D封装技术，它通过晶圆对晶圆（Wafer-on-wafer）的键合方式，可以将不同尺寸、制程技术及材料的小芯片堆叠在一起。相较2.5D封装方案，SoIC的凸块密度更高，传输速度更快，功耗更低。

对此，半导体专家莫大康表示，半导体厂商希望基于封装技术（而非前道制造工艺），将不同类型的芯片和小芯片集成在一起，从而接近甚至是达到系统级单芯片（SoC）的性能。这在异构计算时代，面对多种不同类型的芯片集成需求，是一种非常有效的解决方案。

封装子系统“IP”或将成趋势之一

产品功能、成本与上市时间是半导体公司关注的最主要因素。随着需求的不断增加，如果非要把所有电路都集成在一颗芯片之上，必然导致芯片的面积过大，同时增加设计成本和工艺复杂度，延长产品周期，因此会增大制造工艺复杂度，也会让制造成本越来越高。这也是异构计算时代，人们面临的主要挑战。因此，从技术趋势来看，主流半导体公司依托3D封装技术，可以对复杂的系统级芯片加以实现。

根据莫大康的介绍，人们还在探索采用多芯片异构集成的方式把一颗复杂的芯片分解成若干个子系统，其中一些子系统可以实现标准化，然后就像IP核一样把它们封装在一起。这或许成为未来芯片制造的一个发展方向。当然，这种方式目前并非没有障碍。首先是散热问题。芯片的堆叠会让散热问题变得更加棘手，设计人员需要更加精心地考虑系统的结构，以适应、调整各个热点。

更进一步，这将影响到整个系统的架构设计，不仅涉及物理架构，也有可能会影响到芯片的设计架构。此外，测试也是一个挑战。可以想象在一个封装好的芯片组中，即使每一颗小芯片都能正常工作，也很难保证集成在一起的系统级芯片保持正常。对其进行正确测试需要花费更大功夫，这需要从最初EDA的工具，到仿真、制造以及封装各个环节的协同努力。

针对HPC芯片封装技术，台积电已在2019年6月于日本VLSI技术及电路研讨会(2019 Symposia on VLSI Technology & Circuits)中，提出新型态SoIC(System on Integrated Chips)之3D封装技术论文；透过微缩凸块(Bumping)密度，提升CPU/GPU处理器与存储器间整体运算速度。

整体而言，期望借由SoIC封装技术持续延伸，并作为台积电于InFO(Integrated Fan-out)、CoWoS(Chip on Wafer on Substrate)后端先进封装之全新解决方案。

运用垂直叠合与微缩体积方法，3D封装成功提升HPC工作效率

由于半导体发展技术的突破、元件尺寸逐渐微缩之际，驱使HPC芯片封装发展必须考量封装所需之体积与芯片效能的提升，因此对HPC芯片封装技术的未来发展趋势，除了现有的扇出型晶圆级封装(FOWLP)与2.5D封装外，将朝向技术难度更高的3D封装技术为开发目标。

▲HPC之3D IC封装概念图（Source：拓墣产业研究院整理，2019.8）

所谓的3D封装技术，主要为求再次提升AI之HPC芯片的运算速度及能力，试图将HBM高频宽存储器与CPU/GPU/FPGA/NPU处理器彼此整合，并藉由高端TSV(硅穿孔)技术，同时将两者垂直叠合于一起，减小彼此的传输路径、加速处理与运算速度，提高整体HPC芯片的工作效率。

台积电与Intel积极推出3D封装，将引领代工封测厂一并跟进

依现行3D封装技术，由于必须垂直叠合HPC芯片内的处理器及存储器，因此就开发成本而言，比其他两者封装技术(FOWLP、2.5D封装)高出许多，制程难度上也更复杂、成品良率较低。

▲HPC封装趋势发展比较表（Source：拓墣产业研究院整理，2019.8）

目前3D封装技术已对外公告的最新成果，现阶段除了半导体代工制造龙头台积电最积极，已宣布预计于2020年导入量产SoIC和WoW(Wafer on Wafer)等3D封装技术外，另有IDM大厂Intel也提出Foveros之3D封装概念，将于2019下半年迎战后续处理器与HPC芯片之封装市场。

随着半导体代工制造商与IDM厂陆续针对3D封装技术投入研发资源，也将引领另一波3D封测技术风潮，相信代工封测厂(如日月光、Amkor等)也将加紧脚步，跟上此波3D封装技术的发展趋势。

商务合作请加微信：izziezeng

加入集邦半导体交流群，请加微信：DRAMeXchange2019

7月12日，高端印刷电路板制造商奥特斯宣布，为了响应市场对于高性能计算需求的不断增长，公司将扩产其战略支柱型业务半导体封装载板。计划在重庆新建一座工厂，同时扩大位于奥地利利奥本工厂的产能。为此，公司计划在未来五年内投资近10亿欧元，主要用于建设重庆新厂，该投资基于奥特斯与全球领先的集成电路制造商的紧密合作。

随着数字化，人工智能、机器人以及自动驾驶的蓬勃发展，市场对于高速数据处理能力的需求日益强劲，对于数据运算和存储能力提出更高的要求，驱动着半导体封装载板在内的所有应用于高性能计算模组的技术革新。

基于这一投资，奥特斯致力于可持续性盈利发展的目标，同时强化其半导体封装载板业务的市场地位，积极地参与到这个不断增长中的市场。如同高端印制电路板那般，半导体封装载板业务正成为奥特斯具有重要战略意义的发展支柱。这座最先进的工厂将设立在奥特斯重庆现有厂区内，并即将动工建设，预计于2021年底投产。

据仙桃日报报道，7月6日，台湾利科光学半导体封装及产业链项目在仙桃举行签约仪式。

根据报道，该项目总投资75亿元，分两期建设，一期投资35亿元，主要开展光学半导体封装、触控屏幕及显示成品模组生产。首期项目全部投产后，可实现年产值35亿元，创税收7000万元。

资料显示，台湾利科创联国际有限公司成立于1990年，是一家专门从事半导体引线框架、精密金属制品、石墨烯新材料等研发与生产的大型企业，是惠普、戴尔、富士康、华为、小米、OPPO和VIVO等著名企业的优质供应商。

而仙桃是全国县域经济百强县市，也是湖北省除武汉之外的第二大台资台商集聚区。仙桃市场经济活跃，资源要素汇集，营商环境优良，投资回报高效，是企业投资布点的不二之选。

仙桃市市委书记胡玖明表示，台湾利科项目签约落户，标志着利科集团拓展中部市场、扩大自身发展迈出了新的一步，必将为公司的蓬勃发展添上浓墨重彩的一笔，也必将为仙桃加快工业转型升级、推动高质量发展注入新的动力。

佛山半导体产业发展再次提速。近期，由佛山市南海区广工大数控装备协同创新研究院（下称“广工大研究院”）等联合主办的国际板级扇出型封装交流会在广工大研究院举行。此举将加快推进佛山半导体封装产业发展，建设板级扇出型封装示范线，服务本地半导体上下游企业发展。

会上，广东阿达智能装备有限公司、佛山坦斯盯科技有限公司、TOWA株式会社等企业作为首批板级扇出型封装创新联合体代表，举行了板级扇出型封装创新联合体启动仪式。“这意味着广东省半导体智能装备和系统集成创新中心（下称‘半导体创新中心’）进入快速发展阶段。”广工大研究院院长杨海东说。

抱团成立联合体

“佛山芯”研制进程加快

作为全球电子产品制造中心，中国集成电路发展迅速，今年正逐渐成为全球集成电路产业发展的热土，也是全球最大的半导体消费市场。目前，国内外的电子产品供应商都在中国设立半导体制造中心，但与消费市场形成鲜明对比的是国内芯片研发能力薄弱。

为加快“佛山芯”研制进程，会上，广东阿达智能装备有限公司、佛山坦斯盯科技有限公司、TOWA株式会社、SCREEN制造株式会社、宇宙集团、浙江中纳晶微电子科技有限公司、5G中高频器件创新中心、北京中电科电子装备有限公司、苏州芯唐格电子科技有限公司作为首批板级扇出型封装创新联合体代表，进行了板级扇出型封装创新联合体启动仪式。而随着板级扇出型封装创新联合体的成立，将有利于集聚海内外半导体创新资源，对芯片的上中下游封装环节进行技术攻关，建设板级扇出型封装示范线及服务平台。

对此，佛山高新区管委会副主任匡东明表示，佛高区接下来将不断加大政策扶持力度，支持创新中心建设板级扇出型封装示范线，加快半导体封装装备及材料技术突破，推进半导体产业实现跨越式发展。

他表示，佛山高新区将与省市各级部门形成合力，为创新中心提供专项建设引导资金，同时做好研发和实验室场地安排，为半导体创新中心吸引战略性科技人才和集聚高端创新资源做好全域服务。

将建国内首条板级扇出型封装示范线

引领半导体产业发展迈上新台阶

半导体产业比较常见的晶圆级扇出型封装技术较为成熟，但面临成本瓶颈，一旦尺寸超过12寸，成本就会成指数型上升。而板级扇出型封装技术突破了这一问题，半导体封装尺寸从12寸晶圆到600×600毫米大板尺寸的跨越，成本将大大降低，良品率也会大大提高。

半导体创新中心是佛山第一家省级制造业创新中心，中心联合北京、上海、香港、台湾等地的企业，对芯片的下游封装环节进行技术攻关，建设大板级扇出型封装示范线及服务平台，开展工艺及可靠性验证，服务半导体设备和材料提升，发挥对半导体产业发展的带动作用，加快在佛山形成半导体产业集聚。

今年年初，半导体创新中心启动了大板级扇出封装公共技术服务平台，平台主要建设国内首条板级扇出封装示范线，并产出一批具有自主知识产权的半导体封装装备。

“目前，半导体创新中心已引进了刘建影院士、崔成强、林挺宇等多位国家人才，林挺宇牵头的多芯片板级扇出集成封装技术创业团队获得了2018年佛山市B类科技创新团队扶持。”广东佛智芯微电子技术研究有限公司总经理崔成强在对半导体创新中心工作进行汇报时说，半导体创新中心依托中科院微电子所、广东工业大学省部共建精密电子制造技术与装备国家重点实验室资源，行业龙头企业和高校科研机构，共同成立了广东佛智芯微电子技术研究有限公司。通过开发低成本板级扇出型封装新型工艺，推进国内首条板级扇出型封装示范线建设，为板级扇出设备、工艺、材料改进及升级换代提供有力参考依据。

“下一步，半导体创新中心将在关键技术研发、设备升级服务、工艺及可靠性验证方面，与各企业通力合作，推动板级扇出型封装工作取得新进展、迈上新台阶。”杨海东说。

2018年6月，功率半导体厂商扬杰科技与半导体材料企业中环股份宣布携手发力半导体封装领域，日前扬杰科技在互动平台上透露了该合作项目的进程。

根据此前公告，扬杰科技与中环股份、宜兴经济技术开发区签订《集成电路器件封装基地战略合作框架协议》，各方同意联合在江苏宜兴投资建设集成电路器件封装基地，其中扬杰科技与中环股份成立合资公司（无锡中环扬杰半导体有限公司），负责封装基地的建设和运营。

封装基地总投资规模约10亿元（分期进行），将分两期实施。其中一期为塑封高压硅堆系列产品、小型化硅整流桥产线，二期计划2020年启动，将建设半导体分立器件自动化生产线以及8英寸晶圆的集成电路封装线和测试平台。

今日（4月8日），扬杰科技在互动平台上表示，无锡中环扬杰半导体有限公司的封装基地已于2018年下半年开工建设，预计2019年下半年可以投产。

2018年6月，功率半导体厂商扬杰科技与半导体材料企业中环股份宣布携手发力半导体封装领域，日前扬杰科技在互动平台上透露了该合作项目的进程。

根据此前公告，扬杰科技与中环股份、宜兴经济技术开发区签订《集成电路器件封装基地战略合作框架协议》，各方同意联合在江苏宜兴投资建设集成电路器件封装基地，其中扬杰科技与中环股份成立合资公司（无锡中环扬杰半导体有限公司），负责封装基地的建设和运营。

封装基地总投资规模约10亿元（分期进行），将分两期实施。其中一期为塑封高压硅堆系列产品、小型化硅整流桥产线，二期计划2020年启动，将建设半导体分立器件自动化生产线以及8英寸晶圆的集成电路封装线和测试平台。

今日（4月8日），扬杰科技在互动平台上表示，无锡中环扬杰半导体有限公司的封装基地已于2018年下半年开工建设，预计2019年下半年可以投产。