标签：台积电

晶圆代工龙头台积电3日宣布与全球IC设计龙头博通（Broadcom）携手合作强化CoWoS（基板上晶圆上芯片封装）平台，支援业界首创且最大的两倍光罩尺寸（2X reticle size）中介层，面积约1,700平方毫米，将可支援台积电即将量产的5纳米先进制程。

台积电完成5纳米晶圆代工到后段封装测试的一条龙制程，并确保今年成为全球唯一量产5纳米的半导体厂。

台积电已准备好第二季5纳米晶圆代工制程进入量产，苹果及华为海思是主要两大客户，包括高通、博通、联发科、超微等大客户后续也将开始展开5纳米芯片设计定案并导入量产。为了建立完整生产链，台积电在先进封装技术上再突破，包括建立整合扇出型（InFO）及CoWoS等封测产能支援，系统整合芯片（SoIC）及晶圆堆栈晶圆（WoW）等3D IC封装制程预期2021年之后进入量产。

台积电此次与博通合作的新世代CoWoS封装技术，延伸了5纳米价值链。

其中，新世代CoWoS中介层由两张全幅光罩拼接构成，能够大幅提升运算能力，藉由更多的系统单晶片（SoC）来支援先进的高效能运算系统，并且也准备就绪以支援台积电下一世代的5纳米制程技术。

此项新世代CoWoS技术能够容纳多个逻辑系统单晶片、以及多达6个高频宽存储器（HBM）立方体，提供高达96GB的存储器容量。此外，此技术提供每秒高达2.7兆位元的频宽，相较于台积电2016年推出的CoWoS解决方案，速度增快2.7倍。CoWoS解决方案具备支援更高存储器容量与频宽的优势，非常适用于存储器密集型的处理工作，例如深度学习、5G网络、具有节能效益的数据中心等。

在台积电与博通合作的CoWoS平台之中，博通定义了复杂的上层芯片、中介层、以及HBM结构，台积电则是开发坚实的生产制程来充分提升良率与效能，以满足两倍光罩尺寸中介层带来的特有挑战。透过数个世代以来开发CoWoS平台的经验，台积电创新开发出独特的光罩接合制程，能够将CoWoS平台扩充超过单一光罩尺寸的整合面积，并将此强化的成果导入量产。

台积电研究发展组织系统整合技术副总经理余振华表示，自从CoWoS平台于2012年问世以来，台积电在研发上的持续付出与努力，将CoWoS中介层的尺寸加倍，展现持续创新的成果。

台积电与博通在CoWoS上的合作是一个绝佳的范例，透过与客户紧密合作来提供更优异的系统级高效能运算表现。

观察近十来年的全球半导体业究竟发生了什么？首先映入业内的是定律已经趋缓，尺寸缩小快走到尽头，以及产业的发展模式稍有所改变，许多顶级的终端客户，包括苹果、华为、Facebook等开始自已研发芯片，它表明市场需要差异化，另外也反映终端客户提出更多的要求，目前市场无法满足它们。

之前是英特尔一家独大，如今它仍是很大，但是真正冲在前面的是苹果、华为、高通、三星、Nvidia、AMD、Xilinx等。然而细想起来，如果缺乏台积电，及ASML的EUV光刻机的支持，全球半导体业会是怎么样？。

台积电一马当先

推动半导体业进步由互联网时代转向移动时代，手机成为中心，而手机的创新离不开它的基带处理器、存储器、RF、CIS及功率电子等芯片的不断更新，所以台积电能跟踪定律，而帮助fabless等实现梦想。它的作用与地位非常穾出。

近期台积电的成功决不是偶然的，归纳起来有以下诸多方面：

· 具有张忠谋等卓越的领军人物

· 坚持代工模式，以客户优先

· 持续的加大研发与投入

· 全方位发展，如进入先进封装领域等

2019年它的营收高达347亿美元，晶圆产能每月226万片(8英寸计)，平均价格每片高达1,530美元，其中16纳米FinFET及以下制程全年占比首次突破50%，达50.7%；其中7纳米从2018年第三季开始，营收占比节节攀升，至2019年第四季营收为36亿美元占比达35%，2019年7纳米的营收高达94亿美元，占比达27%。

台积电从2012年至2019年投入的研发费用高达192亿美元，平均每年24亿美元，超过联电、中芯国际、力晶科技、华虹宏力、世界先进五家公司的研发费用总和。

在2018年，台积电就以261种制程技术，为481个客户生产了10436种芯片。

台积电已于2019年试产5nm制程，它的南科18厂产能规划接近70,000片，囊括主要客户订单，包括Apple、海思、AMD、Qualcomm等。从设备商订单追加情况来判断，它的5nm与3nm量产都设定在18厂，因此除了既有的5nm产能外，也可能提前将3nm研发计划同步在18厂进行 。

台积电会在5纳米量产后一年推出5纳米加强版（N5+），与5纳米制程相较，在同一功耗下可再提升7％运算效能，或在同一运算效能下可再降低15％功耗。N5+制程将在2020年第一季开始试产，2021年进入量产。目标它的5纳米营收占全年的10%。

台积电从原来的晶圆制造代工角色，逐步跨界至封测代工领域（InFO、CoWoS及SoIC等封装技术），试图完整实体半导体的制作流程。

EUV光刻

之前对于EUV光刻的成功几乎很难想象，如今不容置疑已经真的成功。归结为产业链的共同努力及ASML的坚持不懈。

尽管EUV光刻从7纳米开始导入，可能在2纳米及以下，由于价格奇高而无法再推进下去，但是不可否认，近期半导体业如果没有EUV技术，至少产业可能发生暂时的减缓。所以EUV光刻技术的成功导入其功不可没。

格芯首席技术官Gary Patton表示，如果在5nm的时候没有使用EUV光刻机，那么光刻的步骤将会超过100步，会让人疯狂。所以EUV光刻机无疑是未来5nm和3nm芯片的最重要生产工具，未来围绕EUV光刻机的争夺战将会变得异常激烈。因为这是决定这些厂商未来在先进工艺市场竞争的关键。

据ASML的年报得知，2016年，他们总共才出货了四台EUV光刻机，2017年则交付了10台EUV系统。而2018年，ASML的EUV光刻机产量可以达到18台，但到2019年，全年EUV光刻机订单量达到了62亿欧元，总计出货了26台EUV光刻机。预计2020年交付35台，及2021年则会达到45台到50台的交付量，是2019年的两倍左右。

目前的250W光源应用在7nm甚至5nm都是没问题的，但到了3nm，对光源的功率需求将会达到500W，到了1nm的时候，光源功率要求甚至达到了1KW，这也不会是一个容易的问题。

EUV技术已成功在台积电，三星等生产线中开始实现量产，由于各种问题仍不少，包括它的掩膜、Pellicle，缺陷检测及光源功率等，所以EUV技术需要进一步完善。

由于EUV设备的价格每台约1.5亿美元，2019年它的销售额已上升至108亿美元，非常接近于排名第一应用材料公司的110亿美元。

结语

今年全球半导体业的发展态势变得更加扑朔迷离，受新冠疫情的影响，不但中国，如韩国及日本等也可能波及，所以未来半导体业的态势尚难预料。

从先进工艺制程角度，如逻辑工艺，目前到5纳米，预期2022-2023年能达3纳米，甚至2纳米及以下；DRAM，目前制程达1z纳米，约16-15纳米，未来采用EUV技术可能达近10纳米，而3D NAND，目前量产已达128层，至2025年时有可能超过300层。

半导体业持续不断的进步，依赖于市场需求上升及产业链的共同努力。从尺寸缩小角度定律可能止步，然而在5G，AI，IoT，自动驾驶等市场推动下，产业的自适性提高，产业的生存期仍很长。但是未来的技术，包括SiP，堆垒技术，AI，IoT，及自动驾驶等，挑战都很大，需要时间的积累。

台积电在台南科学园区所兴建的Fab 18厂房施工已完成，机台正陆续进驻测试，预计下一季即可量产5纳米制程晶圆。此厂是台积电在中国台湾的第4座超大型晶圆厂，为生产5纳米以下制程而设计，总投资近新台币7千亿元，如今在历经约2年的建设后终于完工。

依台积电此前承诺，未来3纳米甚至以下的先进制程都可望落脚在南科，如今3纳米厂在顺利取得土地后，已展开先期建设，同样预计在2年后完工，届时园区产值将轻松突破新台币一万亿。台积电在今年所投入的160亿美元资本支出，有八成就是用于7、5及3纳米制程，预计今年7纳米制程将占营收近34%。

虽然市场预期5纳米将会衔接7纳米制程，明年也计划将问世第二代5纳米制程N5P，但还有一个环节少人注意，也就是6纳米。此制程也即将量产，其更加贴近7纳米的设计，密度比N7+高18%，且设计规则与7纳米制程相容，可更好的衔接不同的客户需求。

同样是今年量产的6纳米与5纳米制程将有效的分散目前已经塞爆的7纳米产能。而在2022年3纳米问世前，N5P也将成为新的先进制程前锋，以因应高效能运算芯片等市场需求。在明年市场分隔再度拉开之后，台积电营收有望更上一层楼。

当然今年也还有许多挑战，除产能外，还有许多大环境问题需要面对，目前来看市场对于台积电能继续维持中立的态度仍相当乐观。

受惠5G基础建设布建及高效能运算应用的强劲需求，加上东京奥运带动4K/8K大尺英寸电视需求回升，2020年以来8英寸晶圆代工供给吃紧。设备业者指出，台积电上半年8英寸厂产能供不应求，将CMOS影像感测器（CIS）及电源管理IC（PMIC）等订单，转向世界先进。法人看好世界先进产能将满载到第二季，年营运可望逐季成长到年底。

世界先进2019年第四季中开始，8英寸晶圆代工订单回温，其中，随着东京奥运在今年登场并以4K/8K视讯转播，经过长达一年库存去化的大尺英寸电视面板，已在第一季回温，其中又以4K/8K电视需求最强劲。对世界先进而言，不仅带动大尺英寸面板驱动IC的晶圆代工需求，电视面板PMIC晶圆代工订单也明显回温。

再者，5G基地台及智能手机相关芯片需求同步转强，其中智能手机需要进行规格升级，包括采用超薄屏下光学指纹识别，搭载全新飞时测距（ToF）的3D感测功能等，带动低画素CIS元件8英寸晶圆代工需求大幅提升，加上5G装置采用的PMIC规格升级，世界先进不仅本身接单畅旺，业界传出，台积电8英寸厂产能全满，并将溢出的订单转下世界先进。

整体来看，由于大尺英寸面板驱动IC、面板及5G相关PMIC、ToF及光学指纹识别的CIS元件等8英寸晶圆代工需求强劲，世界先进第一季8英寸晶圆代工产能全满，第二季也将维持满载投片。由于上游客户需求强劲，近期又追加CIS元件、金氧半场效电晶体（等订单，业界认为部分严重吃紧的产能有机会调涨晶圆代工价格。

世界先进2019年第四季受惠面板驱动IC、5G相关电源管理IC等急单增加，2019年12月合并营收月增14.9%达新台币26.08亿元，年成长0.5%。2019年第四季合并营收季增2.9%达新台币73.34亿元，年减4.8%。2019年合并营收新台币282.86亿元，年减2.2%。

世界先进向格芯购入新加坡Tampines 8英寸晶圆厂已在2019年底交割，法人估算，并购后可为世界先进每年增加超过40万片的8英寸晶圆代工产能，并可望带来50亿元年营收贡献。法人表示，世界先进新加坡厂加入后，总产能会增加逾15%，现阶段生产线已满载，第一季淡季不淡，2020年业绩将创新高。

在16日举行的法说会上，晶圆代工龙头台积电总裁魏哲家预估，2019年半导体业衰退3%，晶圆代工业则持平，而2020年将是半导体强劲成长的一年。预计2020年不含存储器的全球半导体业产值将成长8%，而晶圆代工产值将成长17%，台积电在7纳米、5纳米等先进制程需求的强劲下，本身则是仍会优于产业平均的17%数字，将是近来增幅的新高。

魏哲家指出，2020年台积电的主要成长动能来自5G与高速运算需求。原因在于全球主要市场的5G基础建设需求强劲，且速度持续加快。

整体来说，2020年5G手机渗透率维持之前法说会时的预估，约达15%，不过未来渗透率攀升的幅度，则将要优于4G手机当年的表现。另外，高效能运算方面，包括在CPU、网络、人工智能等应用铸工下，也将持续成为另一长期营运成长动能。

至于，在先进制程的方面，台积电6纳米2020年第1季进入风险试产，预计年底前量产。5纳米则将会在2020年上半年试产，且产能拉升速度将会相当快，并于下半年开始量产。而更先进的3纳米制程，目前则是研发进展顺利。

另外，2020年7纳米制程业绩可望持续成长，占营收比重也将自2019年的27%，成长至30%以上，而5纳米占营收比重的部分，也预计将有10%的占比。

而针对外界评估，处理器龙头英特尔可望提升外包生产的数量，台积电也机会获利的说法，财务长黄仁昭则是指出，不评论个别客户的状态。不过，台积电为因应市场需求，也已经做好准备。黄仁昭还强调，因为有5G手机的强劲需求动能，加上客户库存已去化至健康水位，未来5G与高速运算将拉抬接下来几年需求的情况下，乐观看待后市展望。

整体2020年资本支出预计达150至160亿美元，较2019年的140至150亿美元有所增加。对此，黄仁昭也指出，在2020年所有资本的支出中，约80%将用于3纳米、5纳米与7纳米等先进制程技术上，其余10%则用于包括先进封装与光罩，另外的10%则是用于特殊级制程技术上。

1月16日，晶圆代工厂台积电公布其2019年第四季度财务报告。

报告显示，2019年第四季度台积电实现合并营收约新台币合并营收约新台币3172.4亿元，同比增长9.5%、环比增长8.3%；税后纯益约新台币1160.4亿元，同比增长16.1%、环比增长14.8%；每股盈余为新台币4.47元；毛利率为50.2%；營業利益率為39.2%。若以美金计算，2019年第四季营收为103.9亿美元，同比增长10.6%、环比增长10.6%。

此前台积电预估，第四季度合并营收预计介于102亿美元到103亿美元之间。若以新台币30.6元兑1美元汇率假设，则毛利率预计介于48%到50%之间；营业利益率预计介于37%到39%之间。从公布的数据看来，台积电第四季度业绩略超预期。

按制程工艺分，7纳米制程出货占台积电2019年第四季晶圆销售金额的35%；10纳米制程出货占全季晶圆销售金额的1%；16纳米制程出货占全季晶圆销售金额的20%。总体而言，先进制程（包含16纳米及更先进制程）的营收达到全季晶圆销售金额的56%，较上一季度的51%有所成长。

台积电财务长暨发言人黄仁昭副总经理表示，第四季营收受惠于客户对于使用7纳米技术之高端智能型手机、5G的初始布建以及高效能运算相关应用的强劲需求。迈入2020年第一季，尽管受到行动装置产品的季节性因素影响，预期台积电的业绩表现仍将受惠于5G智能型手机的持续出货。

尽管2019年上半年受到全球经济环境疲软等因素影响，但随着下半年行业景气回升及7纳米制程需求强劲，台积电2019年业绩仍实现了小幅增长。纵观2019年全年，台积电实现合并营收新台币10699.9亿元，同比增长3.7%；若以美元计算，则全年实现合并营收346.3亿美元，同比增长1.3%。

根据对当前业务状况的评估，台积电2020年第一季合并营收预计介于102亿美元到103亿美元之间；若以新台币29.9元兑1美元汇率假设，则毛利率预计介于48.5%到50.5%之间，营业利益率预计介于37.5%到39.5%之间。

此外，台积电2020年的资本支出预估将介于150亿美元到160亿美元之间。

在抢先推出7纳米及内含EUV技术的7纳米加强版制程之后，晶圆代工龙头台积电2020年又要再抢先量产新一代的5纳米制程了。

根据外媒的预估，台积电5纳米制程在2020年上半年的产能将达到每月1万片的规模。不过，随着出货期越接近高峰的第3季，其月产能将提升到7到8万片的规模。而预计首批重要的客户将以苹果及华为海思为主。

报导指出，5纳米制程将是台积电的另一个重要制程节点。根据台积电之前的说法，5纳米制程将分为N5及N5P两个版本。N5版本相较于当前的N7，7纳米制程在性能方面提升15%、功耗降低30%，电晶体密度提升80%。至于，在N5P制程方面，则将会较N5再性能提升7%、功耗降低15%。

报导强调，自开始研发5纳米制程以来，台积电的相关进展顺利。之前有消息指出，2019年底，台积电进行风险试产的时候，测试芯片的良品率平均已达80%，甚至最高可超过90%。不过，这些测试芯片的设计架构相对简单。

因此，未来如果台积电的5纳米正式量产之后，良率是否能够持续维持目前还未可知，而台积电目前也没有公开相关数据。

另外，台积电的5纳米制程预定将在2020年上半年正式量产，但是，因为新制程才开始量产的关系，使得整体的产能有限，约每月只有1万片的规模。不过，随着包括大客户苹果、华为海思订单的涌入，在越接近第3季的出货高峰，5纳米制程的产能也会越加成长，预计最高将达到每月7到8万片的数量，以满足届时客户的需求。

至于，目前也为台积电前5大客户之一的处理器大厂AMD，预计2020年仍然会采用当前的7纳米及7纳米加强版制程。而要采用5纳米制程来生产产品，则预计要到2021年之后推出Zen4架构的产品才有可能了。

作为摩尔定律最忠实的追随者与推动者，台积电、三星已经挑起3nm的战局。据悉，三星已经完成了首个3nm制程的开发，计划2022年规模生产3nm芯片，此前台积电也计划2022年量产3nm。如无意外，3nm芯片将在后年到来，对半导体产业链提出新的挑战。

双雄剑指3nm

《韩国经济》杂志称，三星已成功研发出首个基于GAAFET的3nm制程，预计2022年开启量产。与7nm工艺相比，3nm工艺可将核心面积减少45%，功耗降低50%，性能提升35%。

按照三星的研发路线图，在6nm LPP之后，还有5nm LPE、4nm LPE两个节点，随后进入3nm节点，分为GAE（GAA Early）以及GAP（GAA Plus）两代。去年5月，三星的3nm GAE设计套件0.1版本已经就绪，以帮助客户尽早启动3nm设计。三星预计该技术将在下一代手机、网络、自动驾驶、人工智能及物联网等设备中使用。

以2022年量产为目标的台积电，也在按计划推进3nm研发。台积电首席执行官CC Wei曾表示，台积电在3nm节点技术开发进展顺利，已经与早期客户进行接触。台积电投资6000亿新台币的3nm宝山厂也于去年通过了用地申请，预计2020年动工，2022年量产。

台积电在7nm节点取得了绝对优势，在5nm也进展顺利，获得了苹果A14等订单。但三星并没有放松追赶的脚步，计划到2030年前在半导体业务投资1160亿美元，以增强在非内存芯片市场的实力。台积电创始人张忠谋日前对媒体表示，台积电与三星的战争还没有结束，台积电只是赢得了一两场战役，可整个战争还没有赢，目前台积电暂时占优。

制程如何走下去

众所周知，制程越小，晶体管栅极越窄，功耗越低，而集成难度和研发成本也将成倍提高。3nm是一个逼近物理极限的节点，半导体业内专家莫大康向《中国电子报》记者表示，3nm是一个焦点，不能仅靠台积电、三星的推进，还要看制造商和设备商等产业链各个环节的努力，例如环栅结构（GAA）的导入，EUV的高数值孔径镜头等。

3nm首先对芯片设计和验证仿真提出了新的挑战。集邦咨询分析师徐绍甫向记者表示，制程微缩至3nm以下，除了芯片面积缩得更小，芯片内部信号如何有效传递是一大关键。设计完成后，如何确保验证和仿真流程的时间成本不会大幅增加，也是芯片设计的一大挑战，需要EDA从业者的共同努力。此外，在做出更小的线宽线距之后，量产和良率拉抬是非常困难的事，需要制程技术的不断优化。

为了更快实现制程迭代和产能拉升，三星研发了专利版本GAA，即MBCFET（多桥道FET）。据三星介绍，GAA基于纳米线架构，由于沟道更窄，需要更多的堆栈。三星的MBCFET则采用纳米片架构，由于沟道比纳米线宽，可以实现每堆栈更大的电流，让元件集成更加简单。通过可控的纳米片宽度，MBCFET可提供更加灵活的设计。而且MBCFET兼容FinFet，与FinFet使用同样的制作技术和设备，有利于降低制程迁移的难度，更快形成产能。

3nm也对光刻机的分辨率及套刻能力提出了更高要求。针对3nm节点，ASML将在NXE 3400C的下一代机型导入0.55高数值孔径，实现小于1.7nm的套刻误差，产能也将提升至每小时185片晶圆以上，量产时间在2022—2023年。徐绍甫表示，3nm对于光刻机曝光稳定度与光阻剂洁净度的要求更加严苛。加上3nm需要多重曝光工艺，增加了制程数目，也就意味缺陷产生机率会提高，光刻机参数调校必须缩小误差，降低容错率。另外，清洗洁净度、原子层蚀刻机与原子层成膜机等设备的精度也要提高。

针对5nm及以下节点的封装，台积电完成了对3D IC工艺的开发，预计2021年导入3D封装。3D IC能在单次封装堆叠更多的芯片，提升晶体管容量，并通过芯片之间的互联提升通信效率。赛迪智库集成电路研究所高级分析师王珺、冯童向记者表示，台积电的中道工艺主要是通过制造和封装的紧密结合提高晶体管密度，会是发展路径之一，可进行模块化组装的小芯片（Chiplet）也是比较热门的发展路径。

何为增长驱动力

2014—2019年，手机和高性能运算推动着先进制程按照一年一节点的节奏，从14nm走向5nm。中芯国际联合CEO赵海军表示，成功的研发方法，不变的FinFet架构、设备和材料的配合，是推动14nm向5nm发展的重要因素。

目前来看，手机和高性能计算依旧是推动摩尔定律前进的重要动力。徐绍甫指出，在应用层面上，智能手机是3nm制程的重要战场，手机芯片从业者能负担高昂的研发经费，庞大的市场总量也能够分担其研发费用。另外，HPC应用，如CPU与GPU等，需要3nm制程来提升性能表现。芯谋研究总监王笑龙表示，3nm将主要面向对高速数据处理和传输有需求的产品，如CPU、网络交换机、移动通信、FPGA和矿机等。

3nm不是先进制程的终点，台积电对2nm已经有所规划，将以2024年量产为目标进行研发。比利时微电子研究中心（IMEC）在2019年10月召开的技术论坛上曾展示迈向1nm工艺节点的技术路线图。王珺、冯童表示，伴随高数值孔径EUV光刻机、选择性化学蚀刻剂、原子层精确沉积技术等的应用，未来10年，摩尔定律将继续延续。

制程要走下去，需要工艺路径的探索，也需要找到相应的商业场景。王笑龙向记者表示，对于资金密集型工艺，如果无法在消费市场得到应用，就难以收回成本，也不具备经济价值。徐绍甫表示，2nm之后的应用性与必要性还难以定义，从实验室走向量产具有相当的难度，必须具备获利能力才具有开发意义，在材料选择、制程技术、后段晶圆封装上势必要持续优化。