标签：摩尔定律

在当前包含物联网、工业自动化、人工智能、自动驾驶、5G通讯等新科技逐渐普及的情况下，带动了半导体的成长，并使得芯片需求大幅提升。而为了迎接这些挑战，导入新的材料增加效能，在延续摩尔定律过程中，材料技术不断演进，且应用的材料本质也开始改变。而特用化学原料暨先进科技材料龙头供应商英特格（Entegris Inc.）即透过运用科学为基础，以提供解决方案，并协助半导体客户在先进制程上应对各种挑战。

英特格技术长James O’Neill指出，英特格成立迄今已经有50年历史，去年整体营收达16亿美元。而在当前新的材料、芯片、形状都与过去不同，对于半导体制程来说都是很复杂的挑战。

举例来说，从28纳米转换到7纳米，复杂程度是过去的两倍。技术要验证得要更快，所以整个生产周期时间都是更短的。这也表示我们在采用先进制程时，要达成较佳的良率更为困难，产业的重点就在于如何快速达到好的良率。这也就是英特格的优势所在。

James O’Neill表示，要提高良率重点之一是污染控制，从28纳米到7纳米，对于金属杂质容忍程度已经减少1,000倍，而晶圆致命微粒则缩小将近4倍，这点非常重要，因为只要杂质或微粒等污染的容忍程度有了细微变动，对晶圆厂获利都会造成很大的影响。整个半导体生态系中，每个步骤都要顾虑污染控制，包括工厂中怎么制作和包装化学品、如何运送与在工厂中使用与储存，每个步骤都相当重要。英特格有各项产品和解决方案，确保整个制程、输送时不受污染。

James O’Neill进一步强调，因为蚀刻技术的大幅进步，现在半导体厂开始导入的是极紫外光EUV设备及技术。而英特格在EUV制程的污染控制与光罩盒是市场领导者，旗下的过滤技术能确保材料放在pattern上维持洁净度。此外，

半导体制程中，运用EUV的光蚀刻技术可再进一步细分成好几个步骤，这使得英特格不仅提供光罩盒，还有特殊化学品、过滤器、过滤技术，以及制程中各方面需要的材料和污染控制，惟有英特格能够提供最广泛的解决方案。

James O’Neill也证实，因为目前全球半导体厂仅有3家晶圆代工厂，包括台积电、三星及英特尔有能力持续推进先前制程，尤其龙头台积电预计2020年将开始量产6纳米，以及更加先进的5纳米制成，带动台湾未来的导体业乐观前景。而因此，英特格确定与这3家厂商进行合作，持续提供相关解决方案给客户，以满足在先进制程上的需求。

台积电副总经理黄汉森表示，摩尔定律还是活跃存在，未来30年半导体制程新节点将带来益处，强调存储器、逻辑元件和感测元件的系统整合。

黄汉森指出，半导体产业透过芯片特性界定每一个世代，现在7纳米和5纳米制程已无法形容未来半导体科技的核心，他认为半导体产业应该要采用新制度，衡量科技新进展，预测科技进步的方式。

他表示，7纳米晶圆制程去年开始量产，5纳米制程相关生态圈已准备就绪，未来将有3纳米制程，随着晶圆制程节点进步，未来也有可能发展2纳米甚至是1纳米。

黄汉森指出，摩尔定律还是活跃存在，随着元件密度越高，成本效益越好，不过若要预测下一个世代半导体科技发展，可能要提出新的方式。

展望未来30年半导体产业技术指标，黄汉森表示，新的节点出现将带来益处，透过半导体创新达到目的地，他预期未来30年新指标，可能是存储器、逻辑元件和感测元件整合，带动电晶体效能和存储器进展，系统高度整合，透过新的节点获益。

摩尔定律（Moore’s law）是指积体电路上可容纳的电晶体数目，约每隔18个月便会增加一倍，性能也提升一倍，近年，由于电晶体尺寸缩小速度趋缓，业界对于摩尔定律是否已到尽头的争论不断。

近日，华进半导体封装先进技术研发中心有限公司副总经理秦舒表示，摩尔定律的延伸受到物理极限、巨额资金投入等多重压力，迫切需要新的技术延续工艺进步，通过先进封装集成技术，实现高密度集成、体积微型化和更低的成本，使得“后摩尔定律”得以继续。

而采用以TSV为核心的高密度三维集成技术(3D IC）是未来封装领域的主导技术，3D IC与CMOS技术和特色工艺一起，构成后摩尔时代集成电路发展的三大支撑技术。

封装要贴近技术发展的需求，封装要贴近市场的需求和应用的需求，而面向物联网、人工智能、5G、毫米波、光电子领域的特色制造技术和定制化封装工艺，是实现中国集成电路特色引领的战略选择。过去我们谈封装，大家看的比较多是我有几条腿引出来，现在都是定制化了，不是给你几条腿，现在多一点的是128条腿，甚至可以做到几千个脚、几千个引线，这就是定制化设置，根据需求设置，这就是封装贴近技术发展的需求。

现在应用很多，也相应的要求封装多元化。比如人工智能、高性能计算，要求封装的类型是3D SRAM的ASIC，还有终端可扩展计算系统。比如数据中心，需要的封装是包含HBM、ASIC和3D SRAM的大尺寸2.5D封装，包含L3缓存分区的分离芯片的3D ASIC，包含多个光纤阵列的硅光子MCM。比如汽车电子，需求是驾驶辅助系统（ADAS）雷达设备的扇出封装，电动汽车和混合动力汽车中使用的MCU、电源管理系统的WB和IGBT封装模组。比如5G射频、毫米波，对于封装的要求是包含多款异质芯片的多芯片模组（例如LNA、PA、Switch和滤波器等），包含TSV Last工艺的3D集成以及集成天线和被动元器件需求。

TSV先进封装市场预测。预计2022年TSV高端产品晶圆出片量为60多万片；尽管数量有限，但由于晶片价值高，仍能产生高收入。而高带宽存储器（HBM）正在成为大带宽应用的标准。智能手机中成像传感器的数量不断增加，计算需求不断增长，促使3D SOC市场扩增。预计未来五年，12寸等效晶圆的出货数量将以20％的CAGR增加，从2016年的1.3M增加到2022年的4M。TSV在低端产品中的渗透率将保持稳定，其主要增长来源是智能手机前端模块中的射频滤波器不断增加，以支持5G移动通信协议中使用的不同频带。

2.5D Interposer市场前景。TSV Interposer是一种昂贵而复杂的封装工艺技术，成本是影响2.5D市场应用的关键因素，需要进一步降低封装或模块的总体成本。2016年到2022年，3D硅通孔和2.5D市场复合年增长率达20%；截至2022年，预计投产400万片晶圆。其市场增长驱动力主要来自高端图形应用、高性能计算、网络和数据中心对3D存储器应用的需求增长，以及指纹识别传感器、环境光传感器、射频滤波器和LED等新应用的快速发展；由于TSV Less 低成本技术的发展，2021年TSV Interposer市场的增速放缓，部分TSV Less技术将逐步替代TSV Interposer以实现2.5D；但部分市场预测，TSV Less技术的开发和商业化将会延迟；同时，为满足高性能计算市场，对TSV Interposer的需求持续增长。TSV Interposer将继续主导2.5D市场，像TSMC&UMC这样的参与者将扩大产能以满足市场需求。总体来看，TSV Interposer 仍具有强劲的市场优势。

总结来看，目前约75%左右的异质异构集成是通过有机基板进行集成封装，这其中大部分是SiP。余下的约25%是采用其他基板实现异质异构集成，这其中包含了硅转接板、fanout RDL以及陶瓷基板等。随着集成电路制造工艺节点的不断提高，成本却出现了拐点，无论从芯片设计、制造的难度，还是成本，多功能系统的实现越来越需要SiP和异质异构集成。随着人工智能和5G的发展，系统追求更高的算力、带宽，芯片的尺寸和布线密度也都在不断提高，使得2.5D封装的需求开始增加。2.5D系统集成封装涉及的技术和资源包含前道晶圆工艺、中道封装工艺和后道组装工艺，是很复杂的集成工艺，目前掌握全套技术的公司较少。

半导体产业基于其不断迈向功能复杂化、产品极小化的趋势，同时持续对物理极限展开技术挑战，因此在自动化、物联网与传感器、机器人、大数据分析与智慧管理等不同面向，成熟度均领先于其他制造相关产业。对这个产业来说，除了如台积电创办人张忠谋所言，降低“生产周期”至关重要；藉由能自我检测并调校的智能设备，让产线不断优化，更是每家业者追求的目标。

在5G、AI人工智能等发展浪潮下，IC应用迈向多元化与极致效能。需求带动技术成长，而技术成长也引领半导体产业所需的设备相应升级。当工业4.0的概念逐渐落实，设备智能化也从单纯的硬件升级走向软硬整合，以达到即时资料采集及分析，并协助决策。

设备智能化的相关解决方案包含以下领域：运动控制与机器视觉、设备预防性维护、内部闸道协定、边缘运算、远端控制与工业网络等。为了将AI与机器学习技术导入设备，以及随之而来的更多数据及运算需求，具备高速及高效传输速率的PCIe汇流排技术在工业领域重要性不断提升；搭配以PC-Based为基础的控制系统与自动化解决方案，得以整合并满足更多复杂设备的需求。

以半导体产业后段的测试、组装、封装等制程为例，由于封装速度大跃进，在达到高度精确的同时，还得保有高产能，因此需要更精准的运动控制视觉检测系统，还必须易于安装与维护，让产线随时处在最佳状态。

运动控制

运动控制是自动化的核心技术，透过对机械运动部件的位置、速度等进行即时管理，能使设备按照预期的轨迹和规定的参数进行动作。

而目前基于乙太网的现场汇流排的工业网络系统EtherCAT（乙太网控制自动化技术），由于具备极短的通讯周期与精确的同步时间，在自动化控制领域中成为主流。

EtherCAT的解决方案包含PCI/PCIe运动控制卡搭配工业电脑、PAC模组化控制器，以及一体式控制器等，能应付不同制造场景。其中像是研华科技（Advantech）推出的PCIE-1203L-64AE运动控制卡，因为具备以下规格，成为分散式EtherCAT解决方案中的强力产品，包括：667MHz双核ARM处理器、2个EtherCAT端口供给高性能的运动和I/O应用、支援通用运动软件开发套件（SDK）可快速开发应用程序、最多支援64轴运动控制、点对点移动、2轴线性插补，并且支援可编程加速/减速率以及可编程中断等。

机器视觉与影像撷取

机器视觉则因为有引导（定位）、量测、检测、与判读条码/光学字元识别（OCR）等用途，在纳米等级的半导体制程中，不但能协助机器手臂定位加工，也能提升检测品质，并在最后IC成品装料打包时记录生产批量内容，让效率不会受人力波动及疏失影响而减低。研华科技专为工业和视觉应用而设计的PCIE-1154-AE影像撷取卡，具有4个PCIe以及4个USB 3.0端口可以扩充，配备Fresco FL1100 USB 3.0主机控制器和5 Gbps的独立频宽，还可供应1500 mA电流，以确保外部工厂自动化和医疗应用的USB相机稳定供电。

资料采集

而为了监控设备状态、并且随时能够进行调校、优化流程甚至是进行预防性维护，则需要藉由传感器和平台上的量测软件，将侦测到的各种参数转为数位讯号，透过USB、PCI、PCIe或乙太网等汇流排送到主机中进行分析处理。如PCIE-1816-AE的多重功能卡，可用于不同类别的资料（讯号）采集，其具备16个类比输入，最高达1 MS/s、16位分辨率，支援A/O的类比和数位触发器以及AO波形生成，还有24个可编程的数位I/O线，以及4K样本FIFO存储器。

随着半导体产业迈入后摩尔定律时代，复杂制程迫使终端设备必须愈趋智慧化，PC-Based控制系统与分散式运算架构因强大的效能、高开放性与运算能力，让PCIe模组化解决方案得以满足系统整合商与工厂经营者的升级需求，帮助设备更聪明。

近年来，对于在过去50年推动半导体制程前进的摩尔定律是否能继续前行这个话题，一直备受争议。但除了英特尔外，晶圆代工龙头台积电亦是摩尔定律的忠实推动者。日前，台积电高管发表博客，再次表态将继续推进摩尔定律，喊话“摩尔定律未死”。

台积电全球营销主管Godfrey Cheng在官网发表博客，表示摩尔定律实际上被误称为一种定律，因为它更准确地将其描述为历史观察和未来预测半导体器件或芯片中晶体管数量的指导。这些观察和预测在过去几十年中基本上都是正确的。但在我们即将迈入新的十年之际，一些人似乎认为摩尔定律已死。

Godfrey Cheng在博文中解释了摩尔定律的由来及相关知识，言语中强调摩尔定律未死。他举例表示，计算性能并没有因为单个晶体管的时钟速度而提高，而是通过在一个计算问题上投入更多的晶体管来提高计算性能，而在同一区域内压缩更多晶体管的方法是密度，即指给定二维区域内晶体管的数量。

他指出，之所以关心芯片面积，是因为芯片成本与芯片面积成正比。摩尔在1965年的论文中明确指出，每个组件的制造成本与芯片上晶体管的总数之间存在关系。有些人认为摩尔定律已死，因为他们认为晶体管不肯能再继续缩小了，Godfrey Cheng在文中谈及了一些计算问题以及关于如何改进密度等问题。

值得一提的是，Godfrey Cheng提到台积电近期推出的5nm极紫外EUV制程技术（N5P）。N5P是台积电5nm制程的增强版，采用FEOL和MOL优化功能，以便在相同功率下使芯片运行速度提高7%，或在相同频率下将功耗降低15%。他表示台积电的N5P工艺扩大了他们在先进工艺上的领先优势，该工艺将提供世界上最高的晶体管密度和最强的性能。

Godfrey Cheng进一步表示，在了解了台积电的技术路线图后，他可以很有把握地说，台积电在未来多年将继续开拓创新，将继续缩小单个晶体管的体积，并继续提高密度。在未来的几个月、几年里，将可听到更多台积电向新节点迈进的消息。

事实上，目前台积电对外公布的技术路线规划已到2nm。6月18日，台积电在上海举办2019中国技术论坛，台积电总裁魏家哲介绍了先进工艺的发展规划。如今，台积电7nm制程已量产，而其规划量产的工艺节点已经来到5nm，研发方面则推进到3nm，近期还官宣2nm研发启动。

根据规划，台积电5nm工艺将于明年上半年量产；3nm工艺方面，台积电表示进展顺利，已有早期客户参与进来，有望在2021年试产、2022年量产；2nm工艺新厂设在中国台湾新竹的南方科技园，预计2024年投产。

据了解，台积电2nm工艺是一个重要节点，Metal Track（金属单元高度）和3nm一样维持在5x，同时Gate Pitch（晶体管栅极间距）缩小到30nm，Metal Pitch（金属间距）缩小到20nm，相比于3nm都小了23％。

除了先进制程外，Godfrey Cheng还提及了系统级封装技术，这也是延续摩尔定律的一个重要方向。他表示，台积电已经能通过先进的封装技术将逻辑内核与存储器紧密集成，将利用先进封装实现的系统级密度，进一步增加晶体管的密度。

Godfrey Cheng表示，摩尔定律是关于增加密度，除了通过先进封装实现的系统级密度，台积电将继续在晶体管级别增加密度，有许多路径可用于未来的晶体管密度改进，“摩尔定律并未死亡”。

商务合作请加微信：izziezeng

加入集邦半导体交流群，请加微信：DRAMeXchange2019

“摩尔定律未死！”这句话如果是Intel公司说的，一点都没有悬念，毕竟摩尔定律的提出者是Intel联合创始人，50多年来Intel也是摩尔定律最坚定的捍卫者。不过今天这句话是台积电而非Intel说的，他们也要继续推动摩尔定律。

台积电全球营销主管Godfrey Cheng今天在官网发表博客，解释了摩尔定律的由来及内容，这些是老生常谈的话题了，而他的意思就是强调摩尔定律没死，只不过现在继续推动摩尔定律的是台积电而非其他公司了（Intel听到台积电如此表态不知道是什么滋味）。

Godfrey Cheng提到了台积电最近宣布的N5P工艺，这是台积电5nm工艺的增强版，优化了前端及后端工艺，可在同等功耗下带来7％的性能提升，或者在同等性能下降功耗降低15％。

Godfrey Cheng表示台积电的N5P工艺扩大了他们在先进工艺上的领先优势，该工艺将提供世界上最高的晶体管密度，还有最强的性能。

N5P工艺还不是台积电的重点，Godfrey Cheng表示未来几个月、几年里还会看到台积电公布的最新进展，他们会继续缩小晶体管并提高密度。

除了先进工艺之外，Godfrey Cheng还重点提到了台积电在系统级封装上的路线图，这也是延续摩尔定律的一个重要方向，下图就是台积电展示的一个系统级封装芯片，总面积高达2500mm2，是世界上最大的芯片，包括2个600mm2的核心及8组HBM内存，后者核心面积也有75mm2。

最后，Godfrey Cheng这篇文章还是给即将开始的Hotchips国际会议预热，台积电的首席研究员Philip Wong博士会在这次会议上发表“下一个半导体工艺节点会给我们带来什么”的演讲，届时会公布更多信息。

近期电子科技大学张波教授提出“特色工艺将成为中国半导体业的机遇”，由于有独特的见解，已引发业界的赞许。

特色工艺这个词有些“新”，但是经张波教授的解释，它原是摩尔定律的三个方向之一，英语叫“More Than Moore”，之前的译名为“超越摩尓定律”。

张波教授把“特色工艺”称为“非尺寸依赖”， 是指器件价值或者性能的提升，不完全靠尺寸缩小，而是通过功能的增加。

实际上定律延续50多年来，半导体业的驱动力有两个，一个是尺寸缩小，另一个是硅片直径增大，显然尺寸缩小起主要作用。

由于定律有自身的局限性，在那个时代它只能预测到晶体管的密度要增加，成本可下降，实际上它无法揭示随之而来的功耗增大及晶体管的性能提高等。所以近期指出定律的另一个方向，”非尺寸依赖”具有指导意义。

为什么特色工艺成香饽饽

全球半导体业在2000年时销售额达2000亿美元，至2013年，经过13年时间达到3000亿美元，然而仅用了4年时间，至2017年时己上升到4000亿美元，而2018年达到4700亿美元，非常可能在2020年时达到5000亿美元。它反映全球电子产品市场中硅含量的急速提升及价值链的体现。

但是从另一方面观察，由于定律不可避免的趋向物理极限，IC设计成本的急速飙升，全球能够继续追踪尺寸缩小的厂商数量越来越少，导致依赖工艺尺寸缩小的推动力减弱。所以半导体业界试图开辟另一个战场，所谓特色工艺其理在其中。

依业界的观点，特色工艺主要指模拟、RF、功率及MEMS，以及近期非常火热的2.5D、3D的堆叠封装等。在未来20年中它非常可能成为主要推动力之一。

按现在的认识，特色工艺可能集中于8英寸硅片，及少部分的12英寸硅片中，从工艺尺寸覆盖可能在28nm以上。显然这个分界线逐步在改变，在2000年时12英寸硅片刚兴起时，这个分界线是90nm。如今8英寸硅片逐步升级也己扩展到65nm。这一切取决于经济因素，因为升级8英寸设备要投资，以及90nm以下的光刻机需要重新购买，增加了成本。

如果采用8英寸硅片设备作特色工艺，有它的独特优势：1)，设备的折旧期已过，节省成本；2)，250nm-130nm工艺相对成熟稳定；3)，设备的软件升级较少受原厂控制等。

张波教授总结特色工艺具有市场分散，品种众多、与应用关系强，且无垄断企业等特点。

但是仔细罗列全球摸拟，RF，功率及MEMS等全球前十位厂商中，发现排在前列的都是历史悠久的资深老厂，如欧洲的NXP、Infineon及STMicron及日本的Sony、东芝、三菱、富士通、瑞萨、及美国的TI、Microsemi、及ON Semi等。其中许多厂商至今仍坚守8英寸，甚至6英寸硅片，但是有举足轻重的地位。

据SEMI 2015年数据，2016年全球8英寸硅片的市场份额，模拟占11%，分立器件14%，逻辑加微处理器21%，存储器占3%，代工占47%及MEMS加其它占4%。

另据SEMI 2016年数据，2017年全球晶圆产能为每月1790万片(8inch计)，其中8英寸产能为月产520万片，约占不到1/3，其中前十大8英寸厂的产能占总产能的54%。

特色工艺在中国

据厦门半导体投资集团总经理王汇联的数据，2018年中国在建及规划Fab产线总共33条，包括21条12英寸线、11条8英寸线，其中特色工艺线16条、逻辑产线9条、存储产线8条。SEMI数据显示中国晶圆产能2019年占到全球16%，到2020年将增至20%。

其中的趋势是中芯国际，代工业的领头羊，除了在国家资金等支持下，开发14nm及以下逻辑制程工艺之外，积极扩充它的8英寸产能，包括天津，深圳，宁波，绍兴等地，而原本生存得很滋润的华虹，华润微电子，士兰等，却由8英寸延伸至12英寸，目的都是为了实现产品差异化，跨入特色工艺中。

实际上企业的决策才是最真实的反映，它们的感觉十分灵敏及深刻。那么多条特色工艺生产线的兴建，至少反映现阶段它可能适合于中国半导体业发展的需要。

因为从产业利益出发，现阶段由中芯国际，华力微积极跟踪14nm及以下逻辑制程，以及由长江存储做3D NAND闪存，合肥长鑫做19nmDRAM等都是很有必要，首先要解决“0”到“1”的突破问题，具备能力之后才逐步扩充产能。显然这段路十分崎岖，投资巨大及周期长，技术难度高，未来产品市场的竞争力将经受考验。

而绝大部分的中国半导体企业，它们首要任务是求生存，能实现盈利，所以让它们去追踪定律，或者尝试存储器的IDM模式量产是不客观的。所以它们纷纷转向选择特色工艺可能是必由之路。

分析中国半导体业在代工业中8英寸制程与全球的先进水平接近，有一定优势，但是在非逻辑制程中，如模拟、高压、MEMS、包括IDM模式的产品等方面可能差距较大。

另据张波教授的资料，采用特色工艺可能有助于提高国产化率。因为中国进口集成电路的均价只有7毛五，不足一美元。其中进口了大量每块价值达数百美元的高端CPU，同时也大量进口了不需要先进工艺的分立器件、电源管理IC、微控制器等。因此釆用特色工艺，国产替代的空间非常巨大。

显然在市场竞争中，对于中国半导体业发展不可能有一条“捷径”，做特色工艺是机遇与风险同在。因为对手都十分强大，经验丰富，而我们是“追赶者”，从先天性方面不存在优势，仅仅是由于市场机会多，产品分散，与应用结合强，而中国拥有全球最大的市场，具这样的优势地位有可能让我们从中分得一杯羹。

企业成功的要素取决于市场空间，技术能力及时机，关键要有一位强有力的CEO。

近期贸易战对于中国半导体业发展的影响不可小视，一个是电子产业链有部分外移出中国，另一个是美国的封锁持续加紧等，导致中国半导体业要维持年均增长率达20%可能有一定难度。不过事物有它的“两重性”，有时“坏事”也可能变成“好事”，如贸易战下促使部分人才加速回流，以及在外压力下能激发斗志，更加团结，有可能取得更大的成绩。