标签：EUV

4月16日，三星官网发布新闻稿，宣布已经完成5纳米FinFET工艺技术开发，现已准备好向客户提供样品。

与7纳米工艺相比，三星的5纳米FinFET工艺技术提供了高达25%的逻辑面积效率提升。同时由于工艺改进，其功耗降低了20%、性能提高了10%，从而使芯片能够拥有更具创新性的标准单元架构。

跨越到5纳米工艺，除了在功率性能区域（PPA）的数据提高之外，客户还可以充分利用EUV（极紫外光刻）技术，推动产品接近性能极限。

除此之外，还可以将7纳米的相关知识产权重用到5纳米工艺上，使得客户从7纳米向5纳米过渡时可以大幅降低成本，缩短5纳米产品的开发周期。

三星表示，自2018年第四季度以来，三星5纳米产品就拥有了强大的设计基础设施，包括工艺设计工具、设计方法、电子设计自动化工具和IP。此外，三星晶圆厂已经开始向客户提供5纳米多项目晶圆服务。

2018年10月，三星宣布将首次生产7纳米制程芯片，这是三星首个采用EUV光刻技术的产品。目前，三星已于今年年初开始批量生产7纳米芯片。

除了7纳米与5纳米之外，三星还在与客户开发6纳米芯片，同样是一种基于EUV技术的芯片产品。

光刻是芯片制造技术的主要环节之一。目前主流的芯片制造是基于193nm光刻机进行的。但是193nm的光刻技术依然无法支撑40nm以下的工艺生产，为了突破工艺极限，厂商不得不将193nm液浸技术和各种多重成像技术结合起来使用，但这在无形中提升了制造成本，拉长了工艺周期。为了通过提升技术成本来平衡工序成本和周期成本，厂商们将底牌压在了EUV光刻机身上，但是EUV真的能够满足厂商们的期盼吗?

EUV技术再度突破

在半导体制程中，光刻工艺决定了集成电路的线宽，而线宽的大小直接决定了整个电路板的功耗以及性能，这就凸显出光刻机的重要性。传统的光刻机，按照光源的不同，分为DUV光刻机(深紫外光)以及EUV光刻机(极紫外光)。工艺制程还在28nm徘徊时，DUV光刻机无疑是最佳的选择，但是随着工艺制程的升级，想要迈向更小的线路，就只能使用EUV光刻工艺。

目前最先进的EUV光刻工艺使用的是13nm光源，能够满足7nm线宽制程工艺的要求。全球能够达到这种水平的光刻机制造商暂时只有一家——ASML。据记者了解，目前ASML具有16500人，研发人员超过6000人，占比约为36%，整个公司主要的业务为光刻机，技术绝对处于世界领先水平，市占率100%，处于轻松垄断全球市场的地位。

2018年，ASML财报全年营收净额达到109亿欧元，净收入26亿欧元，虽然火灾影响了2019年第一季度的业绩，但是其2019年第一季度的营收净额依然达到了21亿欧元，毛利率约为40%。ASML总裁兼首席执行官Peter Wennink介绍，ASML在2018年完成了技术创新的里程碑突破，并表示这一突破将为未来几年不断筑能。

据了解，在2017年，ASML就曾表示达到过“里程碑的突破”，原因便是完成了250瓦的EUV光源技术的升级迭代，让EUV的生产率达到125片/小时的实用化。

EUV光刻机的极限挑战

据ASML 2018年财报，目前ASML推出的NXE：3400C极紫外光刻机EUV，产量可达每小时170片晶元，妥善率高达90%以上。该机型预计于2019年下半年出货至客户。除此之外，对于3D NAND客户，ASML还提供了一系列处理翘曲的晶圆的辅助方案，扩大可处理晶圆变形范围。据ASML官方透露，目前其产品可帮助用户实现每天超过6000片晶圆的产量。

“要实现强大的功能，EUV就必须克服电能消耗以及光源等因素的影响。”中国电子科技集团公司第四十五研究所集团首席专家柳滨向记者表示，EUV虽然售价超过了一亿美元，但是高额的价格并不是它最大的问题。“EUV最大的问题是电能消耗。电能利用率低，是传统193nm光刻机的10倍，因为极紫外光的波长仅有13.5nm，投射到晶圆表面曝光的强度只有光进入EUV设备光路系统前的2%。在7nm成本比较中，7nm的EUV生产效率在80片/小时的耗电成本将是14nm的传统光刻生产效率在240片/小时的耗电成本的一倍，这还不算设备购置成本和掩膜版设计制造成本。”柳滨说。

据了解，除了电能以及光源，光刻胶也是EUV技术另一个需要面对的问题。据专家介绍，光刻胶本身对于光的敏感度就十分高，但是对于不同波长的光源，光刻胶的敏感度也有差异，这就对EUV光刻机产生了一些要求。光刻机选择的波长必须要和光刻胶对应的波长处于同一个波段，这样才能提升光刻胶对于光源的吸收率，从而更好地实现化学变化。但是目前，EUV光刻机在材料搭配方面还不成熟，很多专家将这个问题列为“光刻机极限挑战之一”。

发展EUV仍需大力支持

虽然EUV光刻机设备还有诸多挑战尚未克服，但不得不承认的是，高端工艺制程的发展依旧难以离开EUV光刻机的辅助。“一代器件，一代工艺，一代设备”点出了当今半导体工业发展的精髓。尤其是当线程工艺进入纳米时代之后，工艺设备对于制造技术的突破越发重要。

自上世纪90年代起，中国便开始关注并发展EUV技术。最初开展的基础性关键技术研究主要分布在EUV光源、EUV多层膜、超光滑抛光技术等方面。2008年“极大规模集成电路制造装备及成套工艺”专项将EUV技术列为下一代光刻技术重点攻关的方向。中国企业将EUV列为了集成电路制造领域的发展重点对象，并计划在2030年实现EUV光刻机的国产化。

然而，追求实用技术是企业的本能，追求最新技术却不符合企业效益。因此先进的EUV技术，光靠企业和社会资本是无法支撑起来的，对于企业来说，研发技术缺少资金的支持;对于社会资本来说，缺乏热情的投入，因此，这项技术需要政府的支持，需要国家政策的推进。

就在日前，半导体设备大厂荷兰商艾司摩尔 (ASML) 在财报会议上表示，2019 年 ASML 将把极紫外光刻机 (EUV) 的年出货量从 18 台，提升到30 台之后，现有外国媒体报导，晶圆代工龙头台积电将抢下这 30 台 EUV 中过半的 18 台数量，这也将使得台积电在 2019 年第 1 季中可以顺利启动内含 EUV 技术的 7 纳米加强版制程。

根据国外媒体 《Electronics Weekly》 引用来自供应链的最新消息表示，台积电将吃下 ASML 在 2019 年 EUV 光刻机 30 台出货量中的 18 台。这也使得台积电在加上先前的 EUV 设备之后，可以在 2019 年第 1 季启动内含 EUV 技术的 7 纳米加强版制程量产，这也将推动 7 纳米在其 2019 年晶圆销售中占比，从 2018 年的 9%，提升到 25% 的规模。

目前，台积电首代的 7 纳米制程的芯片，包括了有苹果的 A12、华为麒麟 980 等行动处理器。不过，台积电的首代 7 纳米制程采用的 DUV 技术。在目前 DUV 技术在 7 纳米制程已经使用到极限的情况下，已经无法满足更先进的制程技术需求。因此，此次台积电大吃 EUV 光刻机数量的目的，为的应该是就是加速内含 EUV 技术的 7 纳米加强版制程量产之外，还有就是之后 5 纳米，甚至更先进的制程技术打下基础。

事实上，之前台积电总裁魏哲家在法说会上就曾经表示，2019 年上半年将流片 5 纳米制程，2020 年上半年则将正式量产 5 纳米制程。对此，相关知情人士也透露，台积电将成为苹果公司 2019 年 iPhone 系列手机所用的 A13 处理器独家供应商，并且将在 2019 年第 2 季使用内含 EUV 技术的 7 纳米加强版制程来量产 A13 处理器，这或许也是台积电积极购买 EUV 设备重要关键。

虽然，受到半导体市场的不景气，以及中美贸易纷争与虚拟货币价格崩跌的影响，台积电在 2019 年首季的营收将较 2018 年第 4 季下修超过两成。但是，为了维持竞争力，并且确保 2020 年 5 纳米制程能够顺利量产，台积电对于 2019 年的资本支出仍旧维持 100 亿美金的水平。这显示台积电对于未来的规划依旧乐观，持续维持产业龙头的目标似乎也不会有所变动。

为了减低近期存储器降价带来的冲击，全球存储器龙头三星逐渐强化晶圆代工业务，希望有机会进一步拉近与台积电的差距。在先进制程的发展方面，根据三星高层表示，将在 2019 下半年量产内含 EUV技术的 7 纳米制程，而 2021 年量产更先进的 3 纳米 GAA 制程。

根据国外科技网站《Tomshardware》报导，三星晶圆代工业务市场副总 Ryan Sanghyun Lee 表示，三星从 2002 年一直在开发硅纳米线金属氧化物半导体场效晶体管（Gate-All-Around；GAA ）技术，也就是透过使用纳米设备制造 MBCFET（Multi-Bridge-Channel FET），可显著提升晶体管性能。三星准备在 2021 年量产 3 纳米 GAA 制程。

来源：三星

报导进一步表示，关于三星 3 纳米 GAA 制程何时进入量产，至今似乎并没有统一说法。三星晶圆代工业务负责人 Eun Seung Jung于2018 年 12 月在 IEDM 会议就表示，三星已完成 3 纳米制程技术性能验证，进一步优化制程后，目标是在 2020 年大规模量产。

不过 3 纳米 GAA 制程不论 2020 年还是 2021 年量产，都还离现在都还有点远。三星 2019 年主推的是内含 EUV 技术的 7 纳米制程，预计 2019 下半年量产。尽管三星 2018 年就已经宣布内含 EUV 技术的 7 纳米制程能量产，实际上之前所说的量产只是风险试产，远未达到规模量产的地步，2019 年底量产才有可能。

只是，在内含 EUV 技术的 7 纳米制程，台积电之前也宣布将在 2019 年量产，看起来三星也没有进度优势，目前仅能寄望在三星在内含 EUV 技术的 7 纳米制程有自己开发的光罩检查工具，而在其他竞争对手还没有类似的商业工具的情况下，能有更好的良率，以及更低的成本。因此 7 纳米节点，三星现阶段想要超前，似乎还需要一点运气。

全球三大晶圆代工厂台积电、英特尔、三星，最快将在2019年导入极紫外光微影技术（EUV），值得注意的是，全球可提供EUV光罩盒的业者只有两家，家登是其中之一，且家登已经通过艾司摩尔（ASML）认证，此举无疑宣告，家登今年EUV光罩盒将大出货，公司更透露，接单强劲，目前已有供给告急压力。

首先就台积电的部分，今年会进入采用EUV设备之7+制程的量产，而三星的7纳米制程也会采用EUV设备，并在今年进入量产阶段，至于英特尔方面，其7纳米发展进度佳，也确定会导入新一代EUV微影技术，但量产时间可能会落在2020年。

而台积电和三星采用EUV设备的7纳米，预计在2019年导入量产，并在2020年大量，但其相关的光罩盒等设备大量采购时间会集中在2019年开始，至于英特尔，虽采用EUV的7纳米会在2020年量产，但其光罩盒采购时间，可望落在2019年下半。

换言之，为了先进的EUV设备的7纳米制程，台积电、三星与英特尔将自2019年开始大举向家登采购相关的光罩盒，而家登新一代EUV光罩传送盒G/GP Type也在2018年底获得ASML认证通过，这意味着，家登光罩传送盒今年可望明显放量出货，营收与获利成长可期。

此前，光刻机霸主艾司摩尔（ASML）中国区总裁沈波在中国集成电路制造年会上表示，今年下半年艾司摩尔已开始出货家族最先进的NXT2000i，很快会在中国市场上也见到。如今，该消息正式被证实。12月19日晚间，中国首台艾司摩尔NXT2000i正式搬入SK海力士位于无锡的工厂。

此前有消息称，艾司摩尔已经开始出货新品Twinscan NXT:2000i DUV（NXT:2000i双工件台深紫外光刻机），可用于7nm和5nm节点。

NXT2000i将是NXE3400B EUV光刻机的有效补充，毕竟台积电/GF的第一代7nm都是基于DUV工艺。同时，NXT2000i也成为了艾司摩尔旗下套刻精度（overlay）最高的产品，达到了和3400B一样的1.9nm（5nm要求至少2.4nm，7nm要求至少3.5nm）。

据了解，艾司摩尔今年的EUV光刻机产能将达到20台，明后两年将逐步提升到40台。有消息称，中芯国际已向艾司摩尔订购了一台EUV光刻机，预计明年交付，用于7nm节点。

另外值得注意的是，无锡是SK海力士在中国的DRAM内存芯片生产基地，目前月产能约为14万片/月。

此外，SK海力士还成立了SK Hynix System IC公司，开始进军晶圆代工市场。今年7月，SK Hynix还通过SK Hynix System IC（即“SHSI”）子公司跟无锡实业发展集团达成合作协议，双方合作成立了合资公司海辰半导体（无锡）有限公司。

其中，无锡实业发展集团占股49.9%，SHSI占股50.1%，双方将在无锡建设一座200mm晶圆厂，用于生产传感器、电源管理芯片等。今年11月，SK海力士再次透过子公司SHSI向无锡晶圆代工事业出资1,000万美元，但资金用途视厂房兴建计划而定。